This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

5

62-90974

Apr. 25, 1987 MANUFACTURE OF MOSFET

L5: 1 of 1

INVENTOR: SEIICHIRO KAWAMURA

ASSIGNEE: FUJITSU LTD APPL NO: 60-231947

DATE FILED: Oct. 16, 1985 PATENT ABSTRACTS OF JAPAN

ABS GRP NO: E543

INT-CL: H01L 29/78; H01L 21/265; H01L 29/60

ABSTRACT:

PURPOSE: To readily manufacture MOSFET of LDD structure without using anisotropic RIE unit by thermally oxidizing under high pressure a phosphorus-doped polysilicon layer.

CONSTITUTION: A field oxide film 2 and a gate oxide film 3 are formed by a P-type silicon substrate 1, a phosphorus-doped polysilicon layers are laminated to form a gate electrode 4, and an N.sup. - type layer 5 is formed on source, drain regions. Then, high pressure thermal oxidation is applied to the substrate to form a thick oxide film 10 on the phosphorus-doped polysilicon layer of the gate electrode. A thin oxide film 11 is formed on the bulk silicon region of source, drain regions. The film 11 on the bulk silicon is removed by isotropic etching the substrate. At this time, an N.sup. - . sup. 1 type layer 12 remains on the region masked with the film 10 remaining on the sidewall of the gate electrode.

⑩日本国特許庁(JP)

10 特許出願公開

@公開特許公報(A)

昭62-90974

@Int.Cl. 4

說別記号

庁内整理番号

❷公開 昭和62年(1987)4月25日

H 01 L 29/78 21/265 29/60

8422-5F 7738-5F

客査請求 未請求 発明の数 1 (全4頁)

49発明の名称

MOSFETの製造方法

②特 朗 昭60-231947

母出 頤 昭60(1985)10月16日

母 発明者 河村 读一郎

川崎市中原区上小田中1015番地 富土通株式会社内

3出 颐 人 富士 通 株式 会社 川崎市中原区上小田中1015番地

念代 理 人 弁理士 井桁 貞一

男 斑 3

1. 元明の名称

MOSFETの製造方法

2. 特許は求の範囲

る板(I)上にゲート較化酸四、次いで増をドープせるポリシリコン層よりなるゲート電振(I)を形成し、

次いで、当坂のソース、ドレイン形成領域を選 駅的に移出せしめた後、

場のイオン打込みを行い、更に高圧放放化により全面に放化額64、80を成長させる工程と、

等方性エッチングによりソース、ドレインのパルク・シリコン上の岐化版のを除去する工程と、ソース領域の、ドレイン領域のに敬柔のイオン打込みを行う工程を含むことを特徴とするMOSFETの製造方法。

3. 発明の評雑な規則 (提奨) MOSFBTでチャネル及が近くなり、サブミクロン領域となると、ホット・キャリヤ(Hot Carrier)効果の問題が避けられなくなるが、通常しDD(Lightly Doped Drain)構造により対策を行っている。本急呼では高端な異方性でLB設置を使用しないしDD構造によるMOSFBTの製造方法を説明する。

(産気上の利用分野)

本免費は、集積度の高いMOSFETで用いられるLDD構造のMOSFETの製造方法に関する。

質様度の向上に伴ってソース、ドレイン間のチャネル長は後々知確化される傾向にあるが、チャネル長がサブミクロン領域となるとホット・キャリヤ効果を無視出来なくなる。特にnチャネルMOSFETで問題となる。

ホット・キャリア効果とは、ドレイン方向に向かったキャリアがドレイン領域の高電界に加速され充分なるエネルギーを得て、SiとSiO』の電

特開昭62-90974 (2)

位は空を乗り越えてゲート級化設内に注入される 現象であり、しまい値は圧、その他相互コンダク タンス特性の変化をもたらす。

その解決のためしDD構造のMOSFETが提案されているが、この構造はプロセスとして異方性RIBを使用することが必要であり、設備として高価なRIE装置を使用せずにLDD構造を形成する製造方法が要望されている。

〔従来の技術〕

ホット・キャリア効果を改善するため、ゲート 飲化設を厚くしたり、ドレイン領域近後の接合邸 の電界を強くするため不適物の遺産分布に扱い傾 料を持たせる方法等がとられる。

し D D 構造は後者のドレイン領域近くの電界を 援和することを目的とした構造であって、その製 造方法を第2回により更に詳しく説明する。

第2図(4)に示すごとく、通常のn-MOSPE Tのプロセスと同様にしてp型券板 1 上にフィー ルド数化限 2 、ゲート数化度 3 、ポリシリコンよ りなるゲート電極 4 が形成された落板を用いる。 この状態に図に示すごとく場のイオン打込みに よりブース、ドレイン領域に先ず n - 題 5 を形成 する。

次いで、CVD法により厚い故化腺 6 を全面に成長させる。これを第2箇份に示す。

上紀の基版にRIB法により異方性エッチング を加える。異方性であるためゲート電腦4の側壁 面の酸化膜7を残して酸化膜6は除去される。

これに高速度の磁素イオンの打込みを行ってソース領域8、ドレイン領域9を形成する。この状態を第2図(のに示す。

最初の場のイオン打込みによって形成された。 居 5 は低速度であり、磁素のイオン打込み領域は 高速度で且つ酸化酸7の存在によってゲートは極 より僅か離れた位置に形成される。

上記のごとく不能物の温度に差異を設けること によりドレイン近傍領域の電界強度を署しく低下 させることが出来る。

(発明が解決しようとする問題点)

・上記に述べた、LDD構造によるホット・キャリキ効果対策は、その製造プロセスとしてRIB 法を用いていることである。

異方性のR 【 E 法は最近はドライ・エッチング 法として使用が多くなっているが、装置は比較的 よ高値であり、量度性を考えたたき出来れば一般的 なる等方性エッチングで製作可能なることが望ま しい。

(問題点を解決するための手段)

上記問題点は下記の工程よりなる本発明の製造 方法によって解決される。

落坂上にゲート酸化酸、次いで操をドープせる ポリシリコン薄を積層し、パターンニングにより ゲート間隔を形成する。

次いで、ソース、ドレイン領域をパターンニングにより落板を露出せしめた後、頃のイオン打込みを行い、更に高圧然酸化により全面に酸化酸を成長させる。

次いで、 本方性エッチングによりソース、ドレインのバルク・シリコン上の酸化酸を除去して、 ソース、ドレイン領域に砒素のイオン打込みを行うことによりドレイン領域近縁では不能物環度に 傾斜が形成されて、 電界效度を弱くすることが出来る。

(作用)

得をドープせるポリシリコン層を高圧熱酸化させると、その数化膜の数厚は通常のパルク・シリコンの酸化膜の数厚の4~5倍と大きくなる。

そのため、その後等方性エッチングを加えた場合でも、ゲート電腦の側壁面の故化膜は残存し、ソース、ドレイン領域のパルク・シリコン面上の故化酸は除去出来る。

この結果、ゲート電極側壁面の酸化膜は、磁素のイオン打込み時にはマスクとなって不能物の導入領域に傾斜特性を形成することになる。

排開程62-90974(3)

(皮造別) ・

本見明の一実施別を図面により評組以明する。 第1図(a)~(c)は本見明の製造方法を示す工程順断 面図である。通常のMOSFETのプロセスと変 わらない工程は以明を短時化する。

第1図(a)は2型シリコン基板1を用い、フィールド酸化膜2、ゲート酸化膜3を形成した後、操ドープのポリシリコン暦を積層してパターンニングにようゲート電極4を形成した状態を示す。

上記のプロセスでは場ドープのポリシリコンを 使用する以外は通常のMOSFETプロセスと要 わらない。

次いで、ソース、ドレイン領域に導のイオン打込みを行う。打込みは80 K \circ V にてドーズ量は、 $1 \times 10^{1.9}/ca^{2}$ とする。これによりソース、ドレイン領域に n^{-1} 届 5 が形成される。

次いで、上記基板に高圧熱酸化を加える。例10 気圧の圧力機に基板を入れ、基板温度を約900 で に上昇することによりゲート電極の場ドープ・ポ リシリコン層には厚い酸化版10が形成される。 一方、ソース、ドレイン領域のパルク・シリコン領域は故化速度が遅いので深い故化設11が形成される。このような高圧故化の条件では、焼ドープ・ボリシリコンの故化験の成長速度はパルク・シリコンの故化速度の4~5倍となる。高圧故化後の状態を第1図四に示す。

上記の基板を等方性エッチング、即ちウエット・エッチングによりベルク・シリコン上の酸化膜11を除去する。このときゲート電極の被覆せる酸化膜10は、膜厚が大であるので殆ど残る。

この状態で磁素のイオン打込みを行って高速度の n * 層を形成し、ソース領域 8 、ドレイン領域 9 を形成する。磁素のイオン打込みは120 K e V 、ドーズ量は 1 ×10**/cm*とする。

このときゲート電極の側壁面に残された動化設 10にマスクされた領域にはn 暦12が残される。 これを第1団(c)に示す。

この残された n・ 層が動作時の電界強度を緩和 し、ホット・キャリヤ効果を抑える機能を持つ。 以後の配線層の形成、保護膜の形成等のプロセス

は省略する。

(発明の効果)

以上に説明せるごとく、本発明の製造方法を通用することにより異方性のCIP装置を使用せずに、容易にしDD構造のMOSFBTを製作することが可能となった。

4. 図面の簡単な説明

第1図(a)~(c)は本発明にかかわるLDD構造の MOSPETの製造方法を示す工程順断面図、 第2図(a)~(c)は従来の方法によるLDD構造の MOSFETの製造方法を示す工程順断面図、 を示す。

図面において、

しはり型シリコン基板、

2はフィールド放化膜、

3はゲート放化膜、


(はゲート電極、


5.12は a *層、 6.7.10.11は故化膜、 8 はソース領域、


9 はドレイン領域、 をそれぞれ示す。

代理人 弁理士 井桁 其一段

排間昭62-90974(4)







本発明にDDAは LDDAをAMOSFETA 製造法法を ・ 実明する工程機能監督

